

# Practicum 3: Digitale Techniek - Combinatorische logica en geheugenelementen

*Semih Can Karakoç (695258)*

*30 mei 2023*

## Inhoudsopgave

<b>1</b>	<b>Inleiding</b>	<b>4</b>
<b>2</b>	<b>Probleem- en doelstelling</b>	<b>5</b>
<b>3</b>	<b>Practicumbenodigdheden</b>	<b>6</b>
<b>4</b>	<b>Theoretisch kader</b>	<b>7</b>
4.1	De basispoorten . . . . .	7
4.2	Waarheidstabellen . . . . .	7
4.3	Wetten van de Booleaanse algebra . . . . .	8
4.4	Karnaugh diagram . . . . .	8
4.5	7-segmentdisplay . . . . .	10
4.6	Flip-flop's . . . . .	11
4.7	Het 3910 digiboard: versie 2 . . . . .	12
<b>5</b>	<b>Methode en aanpak</b>	<b>14</b>
<b>6</b>	<b>Combinatorische logica</b>	<b>16</b>
6.1	Bepaal met behulp van de variabelen A, B, C en D de logische SOP uitdrukking voor segment f met behulp van een waarheidstabel. Maak hierbij gebruik van BCD-codering . . . . .	17
6.2	Bouw deze logische schakeling op het digiboard . . . . .	18
6.3	Sluit de uitgang van de logische schakeling aan op ingang f van de BIN/7SEG decoder op het digiboard (zorg ervoor dat ingang x laag wordt gemaakt) . . . . .	18
6.4	Controleer de werking van je logische schakeling . . . . .	19
6.5	Vereenvoudig de opgestelde SOP-uitdrukking met behulp van een Karnaugh diagram . . . . .	19
6.6	Bouw deze schakeling op het digiboard . . . . .	20
6.7	Controleer wederom de werking . . . . .	20
<b>7</b>	<b>Schuifregister</b>	<b>21</b>
7.1	Ontwerp met behulp van D-flip-flops een 4-bit serieel in/parallel uit schuifregister . . . . .	22
7.2	Bouw de schakeling op het digiboard . . . . .	22
7.3	Sluit de uitgang van elke flip-flop aan op een LED en gebruik de rode knop voor het simuleren van de klokpuls . . . . .	23
7.4	Zorg ervoor dat het binaire getal 1011 wordt ingeladen in het schuifregister en vervolgens parallel kan worden aangeboden . . . . .	23
7.5	Geef een verklaring voor hetgeen wordt waargenomen . . . . .	24

7.6	Ontwerp een alternatief 4-bit serieel in/parallel uit schuifregister . . .	25
<b>8</b>	<b>Frequentiedeler</b>	<b>26</b>
8.1	Ontwerp en bouw een frequentiedeler met behulp van J-K-flip-flops .	27
8.2	Bepaal de uitgangsfrequentie van de eerste J-K-flip-flop met behulp van een oscilloscoop . . . . .	28
8.3	Bepaal de uitgangsfrequentie van de tweede J-K-flip-flop met behulp van een oscilloscoop . . . . .	28
8.4	Wat gebeurt er indien we nog J-K-flip-flop in serie plaatsen met voorgaande schakeling? Bouw deze schakeling en bepaal met behulp van de oscilloscoop de uitgangsfrequentie van deze laatste flip-flop . . . .	29
<b>9</b>	<b>Conclusie</b>	<b>30</b>
9.1	Kort samengevat . . . . .	30
<b>10</b>	<b>Bronvermelding</b>	<b>32</b>

# 1 Inleiding

Tijdens dit practicum is er geëxperimenteerd en onderzocht naar de werking van de schuifregister, frequentiedeler en de toepassing van 7-segmentdisplay met bijbehorende deelonderwerpen. Het doel van dit practicum is dan ook om de aspecten van deze logische functies te begrijpen en in de praktijk toe te kunnen passen. Om de bovenstaande practicumdoel te behalen zijn er in totaal drie experimenten uitgevoerd. Daarbij zijn de bijbehorende deelopdrachten uitgewerkt in dit verslag.

Dit verslag gaat in op de volgende onderwerpen:

1. Logische schakelingen lezen, bouwen en ontwerpen;
2. 7-segmentdisplay;
3. 4-bit schuifregister;
4. D-flip-flops en J-K-flip-flops;
5. Karnaugh diagrammen;
6. Waarheidstabellen;
7. Booleaanse algebra.

Het verslag behandelt eerst de theorie en daarna de uitgevoerde experimenten, de bijbehorende deelopdrachten, de probleemstelling en tenslotte eindigen met een eindconclusie.

NOTE: *alle getekende logische schakelingen in dit verslag zijn zelf gemaakt met draw.io!*

## 2 Probleem- en doelstelling

Dit verslag bevat de volgende probleemstelling:

- *“Hoe kunnen we op een effectieve manier toegepaste logische schakelingen ontwerpen en bouwen?”*

De volgende doelstellingen behoren tot dit practicum:

1. Inzicht te verkrijgen in logische functies die ten grondslag liggen aan de digitale techniek;
2. Waarnemingen te verrichten aan de bijbehorende eenvoudige logische schakelingen;
3. De bijbehorende meetgegevens en waarheidstabellen op een juiste wijze te verkrijgen en te interpreteren;
4. De vergaarde gegevens te verwerken tot een verslag.

Aan het einde van dit verslag onder het kopje 9: *“Conclusie”* zal de gestelde probleemstelling beantwoord worden.

### **3 Practicumbenodigdheden**

Hieronder zijn de benodigdheden op een rijtje gezet die nodig waren voor het uitvoeren van het practicum:

1. Digiboard: het 3910 digiboard is een bord waarop je gemakkelijk de logische schakelingen kan bouwen door gebruik te maken van de ingebouwde poorten. Deze hebben we gebruikt tijdens het practicum. [1];
2. Verbindingsnoeren: deze snoeren zijn nodig om verbinding te maken tussen allerlei elektronische componenten;
3. Draw.io: dit is een online website waarmee je gemakkelijk logische schakelingen kunt ontwerpen;
4. Oscilloscoop: met dit meetapparaat kunnen we frequentie aflezen en vaststellen in een foto [2].

## 4 Theoretisch kader

### 4.1 De basispoorten

In de digitale techniek zijn er drie belangrijke basispoorten, namelijk:

1. De AND-poort: de AND-poort voert een vermenigvuldiging uit tussen de inputs. Dit betekent dat de AND-poort alleen '1' terug geeft wanneer de alle inputs ook '1' zijn, want een vermenigvuldiging met '0' geeft altijd '0' terug. Dit wordt uitgedrukt als:  $A \cdot B$ ;
2. De OR-poort: de OR-poort voert een optelling uit tussen de inputs. Dit betekent dat de OR-poort alleen '1' terug geeft wanneer minimaal een van de twee inputs '1' is, want een optelling met '1' en '0' is altijd '1'. Dit kan worden uitgedrukt als:  $A + B$ ;
3. De NOT-poort: de NOT-poort voert een inversie uit op de input. Dit betekent dat de NOT-poort altijd het tegenovergestelde van de input terug zal geven. Een voorbeeld is:  $A$  wordt  $\overline{A}$  ( $A$  niet) [3].

### 4.2 Waarheidstabellen

Tijdens het practicum wordt ook gebruik gemaakt van waarheidstabellen. Een waarheidstabel is een tabel die overzicht geeft over alle mogelijke combinaties van inputwaarden en de bijbehorende uitvoerwaarden [4]. De waarheidstabel begint aan de linkerkant met de inputwaarden. Nadat alle inputwaarden zijn genoteerd komen er twee verticale strepen. Deze twee strepen geven aan dat de daarop volgende variabelen uitvoerwaarden zijn [5].

Zie hieronder een voorbeeld van een waarheidstabel die twee inputwaarden heeft: 'A' en 'B', en één uitvoerwaarde heeft, namelijk: ' $A \cdot B$ ' (AND-operatie). Met deze waarheidstabel kun je alle mogelijkheden overzichtelijk terug zien.

$A$	$B$	$A \cdot B$
1	1	1
1	0	0
0	1	0
0	0	0

### 4.3 Wetten van de Booleaanse algebra

In de Booleaanse algebra zijn er een aantal belangrijke wetten die je kunt toepassen om Booleaanse expressies te kunnen vereenvoudigen, namelijk:

- Associativiteit:  $A + (B + C) = (A + B) + C$  en  $A \cdot (B \cdot C) = (A \cdot B) \cdot C$ ;
- Commutativiteit:  $A + B = B + A$  en  $A \cdot B = B \cdot A$ ;
- Absorptie:  $A + (A \cdot B) = A$  en  $A \cdot (A + B) = A$ ;
- Complement:  $A + \bar{A} = 1$  en  $A \cdot \bar{A} = 0$ ;
- Distributiviteit:  $A + (B \cdot C) = (A + B) \cdot (A + C)$  en  $A \cdot (B + C) = (A \cdot B) + (A \cdot C)$ ;
- Idempotentie:  $A + A = A$  en  $A \cdot A = A$ ;
- De Morgan:  $\overline{A \cdot B} = \bar{A} + \bar{B}$  en  $\overline{A + B} = \bar{A} \cdot \bar{B}$ ;
- Redundantie:  $A \cdot B + A \cdot \bar{B} = A$  en  $A \cdot \bar{B} + B = A + B$ ;
- Dubbele negatie:  $\overline{\bar{A}} = A$  [6].

### 4.4 Karnaugh diagram

In de Booleaanse algebra moet je vaak een SOP (Sum Of Products) of een POS-expressie (Product Of Sum) opstellen. Deze expressies zijn meestal nog niet vereenvoudigd tot een minimale expressie. Het minimaliseren van een SOP of een POS-expressie kan efficiënte logische schakelingen opleveren, omdat er dan minder logische poorten nodig zijn om dezelfde output te verkrijgen [7]. Dit is mogelijk door het gebruik van Karnaugh diagrammen. Een Karnaugh diagram (afgekort K-map) bestaat meestal uit een 2x2, 2x4 of 4x4 raster, echter is dit afhankelijk van hoeveel variabelen je hebt. Stel dat we de volgende variabelen hebben:  $A, B, C, D$ , dan wordt het volgende gedaan:

1. Eerst maken we twee groepen met twee variabelen:  $G_1 = AB$  en  $G_2 = CD$ ;
2. Aangezien we vier variabelen ( $ABCD$ ) hebben, krijgt de K-map een 4x4 raster;
3. Groep 1 zetten we aan de linkerkant van de K-map en groep 2 zetten we aan de bovenkant van de K-map;
4. Nu beginnen we voor beide groepen linksboven met de volgende bits: 00. Voor groep 1 wordt de eerst volgende stap naar beneden toe geschreven. Voor groep 2 wordt de eerst volgende stap naar rechts toe geschreven. De stappen van groep 1 en 2 worden op deze manier verder uitgewerkt. De uitbreiding in het raster is als volgt: 00, 01, 11 en tenslotte 10;



5. Nu kunnen we de SOP-expressie invullen in de K-map en groepjes maken van 2, 4, 8, 16 (machten van 2) waar een vakje in het raster een '1' bevat;
6. Alle '1' in de K-map moet minimaal een groepje hebben, en het doel is om zo groot mogelijke groepjes te maken wat leidt tot de beste vereenvoudiging;
7. Tenslotte kijk je naar de groepjes (edge-edge mag ook) en moeten de variabelen dezelfde waarde hebben, anders neem je die variabele niet mee in je vereenvoudigde expressie (zie voorbeeld K-map hieronder).

$CD \backslash AB$	00	01	11	10
00	1	1	1	1
01	1	1	1	1
11	1	1	1	1
10	1	1	1	1

Om het nog iets duidelijker te maken is hieronder nog een voorbeeld uitgewerkt. Gegeven is de volgende SOP-expressie:  $\overline{A} \overline{B} \overline{C} \overline{D} + \overline{A} B \overline{C} \overline{D} + \overline{A} B C D + \overline{A} \overline{B} C D + \overline{A} B C \overline{D} + A \overline{B} C D$ .

$CD \backslash AB$	00	01	11	10
00	1	0	1	0
01	1	0	1	1
11	0	0	0	0
10	0	0	1	0

In het gele vak zien we dat A allebei '0' is, we zien ook dat B zowel een '1' als een '0' heeft, dus B nemen we niet mee. Dan krijgen we:  $\overline{A} \overline{C} \overline{D}$ . In het rode vak zien we dat C allebei '1' is, we zien ook dat D zowel een '1' als een '0' heeft, dus D nemen we niet mee. Dan krijgen we:  $\overline{A} \overline{B} \overline{C} + \overline{A} B C$ . In het groene vak zien we dat B


allebei '0' is, we zien ook dat A zowel een '1' als een '0' heeft, dus A nemen we niet mee. Tenslotte krijgen we de geminimaliseerde SOP:  $\overline{A} \overline{C} \overline{D} + \overline{A} B C + \overline{B} C D$ .

## 4.5 7-segmentdisplay

Een 7-segmentdisplay is een display dat bestaat uit zeven lijnvormige segmenten die samen een 8 vormen. De segmenten zijn gelabeld van 'a' tot en met 'g', zie afbeelding 1. Door deze segmenten op een unieke manier aan en uit te zetten, is het mogelijk om elk getal van 0 tot en met 9 te representeren op het display [8].

- Het getal 0 is te representeren met segmenten:  $a, b, c, d, e, f$ ;
- Het getal 1 is te representeren met segmenten:  $b \ \& \ c$ ;
- Het getal 2 is te representeren met segmenten:  $a, b, g, e, d$ ;
- Het getal 3 is te representeren met segmenten:  $a, b, g, c, d$ ;
- Het getal 4 is te representeren met segmenten:  $b, c, f, g$ ;
- Het getal 5 is te representeren met segmenten:  $a, c, d, f, g$ ;
- Het getal 6 is te representeren met segmenten:  $a, c, d, e, f, g$ ;
- Het getal 7 is te representeren met segmenten:  $a, b, c$ ;
- Het getal 8 is te representeren met segmenten:  $a, b, c, d, e, f, g$ ;
- Het getal 9 is te representeren met segmenten:  $a, b, c, d, f$ .

Daarnaast is het ook mogelijk om hexadecimale getallen te weergeven op het display. Dit kan namelijk met de standaard 0 tot en met F (0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E, F).



Figuur 1: Schema van het 7-segmentdisplay met een "dp" (*decimal point*) ingang.

## 4.6 Flip-flop's

Een flip-flop is een geheugenelement dat in de elektronica wordt toegepast. Deze “flip-flop” wordt ook wel een “bistabiele multivibrator” genoemd. Elke soort flip-flop bestaat uit een bepaalde soort latch met één klokingang. Het input signaal voor de latch zal alleen doorgevoerd worden zodra de flank van de klokingang actief HOOG staat [9]. In dit verslag wordt er gewerkt met twee soorten flip-flop's, namelijk:

- De D-flip-flop, wordt ook wel “data-flip-flop” genoemd, is een flip-flop dat één data-ingang D en klokingang heeft;
- De J-K-flip-flop, wordt is vernoemd naar “Jack-Kilby-flip-flop”. Het is een flip-flop dat een klokingang bevat en twee data-ingangen bevat: J en K.


Zie hieronder de waarheidstabellen van de D-flip-flop en de J-K-flip-flop:

$D$	$Q$	$\bar{Q}$	$Comments$
1	1	0	<i>SET</i>
0	0	1	<i>RESET</i>


  

$J$	$K$	$Q$	$\bar{Q}$	$Comments$
0	0	$Q_0$	$\bar{Q}_0$	<i>No change</i>
0	1	0	1	<i>RESET</i>
1	0	1	0	<i>SET</i>
1	1	$\bar{Q}_0$	$Q_0$	<i>TOGGLE</i>

Flip-flop klok signalen kunnen een positieve of een negatieve flank (edge) hebben. Dit houdt in dat de klokpuls pas wordt doorgevoerd op het begin (positive edge) of einde (negative edge) van de puls. Positive edge klokpulsen worden aangegeven met een pijl omhoog en negative edge klokpulsen worden aangegeven met een pijl omlaag. Daarnaast kunnen flip-flop's worden toegepast in veel applicaties zoals in schuifregisters, frequentiedelers, dataopslag, tellers en nog veel meer.



Figuur 2: Logische schakeling van de D-flip-flop.



Figuur 3: Logische schakeling van de J-K-flip-flop.


## 4.7 Het 3910 digiboard: versie 2

De “Type 3910 DIGI BOARD 2” is gefabriceerd door *hps SystemTechnik* en is bedoeld als een universele trainingsbord om studenten te laten leren omgaan met logische schakelingen en poorten in de digitale techniek [10]. Dit digiboard bevat de volgende ingebouwde componenten: [1]

1. 2 input keyboards with 4 pairs of keys (L/H) each;
2. Clock generator with divider, TTL level, crystal-controlled;
3. DC signal source 0...5 V/ 10 mA;
4. Hexadecimal/dual coding switch (double);
5. LED display, divided into 3 groups with the colors red, yellow, green;
6. HIGH/LOW, for tapping HIGH, LOW states;
7. 7-segment display (2-digit), with decoder: dual/7-segment;
8. Adapter (2 mm jacks/SUB-D socket), for adapting 2 mm jacks to SUB-D connector (25-pin), pins 1...13 and 18 assigned;
9. 8 AND gates, with pull-up Resistors, one gate is disconnectable;
10. 6 OR gates, with pull-down Resistors, one gate is disconnectable;
11. 3 AND/OR combi-gates;
12. 1-bit comparator;
13. 4-bit comparator;
14. 4 J-K-flipflops, can also be used as RS flipflops;
15. 4 D-flipflops;
16. 2 adders (4-bit), with input and output carry;
17. Monoflop, settable times: 0.1s; 1s; 5s;
18. Multiplexer, 4 channels;
19. Demultiplexer, 4 channels;
20. Shift register (4-bit), parallel and serial operation possible, bidirectional;
21. ALU, for conducting 16 arithmetic and 16 logical computing operations with 4-bit dual numbers;
22. Binary counter (4-bit), up/down counter;

23. 2 inverters with open collector (pull-up resistors can be connected);
24. 2 Schmitt triggers, inverting;
25. Units complements for negating a 4-bit binary number;
26. Antivalence and equivalence gates;
27. RAM 8x4, static RAM, 8 addresses, 4 bits data width;
28. EEPROM 8x4, storage time without power supply approx. 1 hour;
29. AD / DA converter (4-bit);
30. Two slots for expanding a circuit with additional plug-in modules.

Zie de afbeelding hieronder voor de representatie van het digiboard:



Figuur 4: Foto van de “Type 3910 DIGI BOARD 2”.

## 5 Methode en aanpak

Om dit practicum op een juiste manier uit te voeren is de volgende methodiek toegepast:

1. De voorbereiding voor het practicum:

- De practicum benodigdhedenlijst (zie: H3) bekijken en de benodigdheden verzamelen en klaarzetten voor gebruik;
- Het theoretische kader (zie: H4) van dit verslag even goed doornemen zodat je weet hoe bepaalde materialen en de theorie in elkaar zit;
- De vragen van het practicum alvast bekijken en vervolgens zoeken naar mogelijke antwoorden zodat je dat (mogelijk) in ieder geval al klaar hebt staan.

2. Het uitvoeren van het practicum:

- Ga rustig door de vragen heen en noteer je antwoorden, als je iets niet weet kun je het altijd nog op internet zoeken of bij de bijbehorende docent een vraag stellen;
- Maak foto's van de logische schakelingen die je hebt gebouwd tijdens het practicum. Dit zodat je later in je mogelijke verslag kunt bewijzen dat je er ook echt was en alles werkend hebt gekregen;
- Ruim alle geleende spullen van school, zoals het digiboard, IC-board en snoeren weer netjes terug in het lab. Bewaar je antwoorden en gemaakte foto's op een juiste manier, zodat je later netjes een verslag kunt schrijven.

3. Het schrijven van het verslag:

- Maak een document voor dit practicum en geef een gepaste naam aan je document;
- Zorg ervoor dat je in ieder geval een: voorblad, inhoudsopgave, inleiding, probleemstelling, theoretisch kader, methode, resultaten, conclusie en bronvermeldingen in het verslag hebt staan;
- Op het voorblad zet je de naam van het verslag, je eigen naam (met evt. studentnummer erbij) en datum;
- In je inleiding schrijf je kort een introductie over het practicum zelf en geef je het algemene doel van het verslag aan;
- In het theoretisch kader geef je uitleg over de toegepaste theorie tijdens het practicum, hierbij zijn bronnen erg belangrijk;

- In de methode geef je uitleg over hoe je alles hebt aangepakt en uitgewerkt hebt, zodat de lezer het practicum mogelijk zelf zou kunnen uitvoeren;
- De resultaten/antwoorden splits je op in secties net zoals de vragen zijn gesteld in het practicum bestand. Deze resultaten werk je netjes uit en zet je de gemaakte foto's en schema's in de bijbehorende vraag;
- In de conclusie geef je antwoord op je probleemstelling en gestelde doelen aan de hand van je resultaten en bespreek ook de belangrijke bevindingen die je had tijdens het practicum;
- Tenslotte moet je ook bronvermeldingen hebben. Hierin staan alle gebruikte bronnen, zoals datasheets, artikelen, verslagen, literatuur en overige online bronnen. Dit zodat de lezer kan checken waar je bepaalde informatie vandaan hebt gehaald en mogelijk meer kan lezen over de gebruikte informatie.

## **6 Combinatorische logica**

In de eerste opdracht zijn de volgende deelvragen onderzocht en beantwoord over het toepassen van combinatorische logica:

1. Bepaal met behulp van de variabelen A, B, C en D de logische SOP uitdrukking voor segment f met behulp van een waarheidstabel. Maak hierbij gebruik van BCD-codering;
2. Bouw deze logische schakeling op het digiboard;
3. Sluit de uitgang van de logische schakeling aan op ingang f van de BIN/7SEG decoder op het digiboard (zorg ervoor dat ingang x laag wordt gemaakt);
4. Controleer de werking van je logische schakeling;
5. Vereenvoudig de opgestelde SOP-uitdrukking met behulp van een Karnaugh diagram;
6. Bouw deze schakeling op het digiboard;
7. Controleer wederom de werking.




### 6.1 Bepaal met behulp van de variabelen A, B, C en D de logische SOP uitdrukking voor segment f met behulp van een waarheidstabel. Maak hierbij gebruik van BCD-codering

Met behulp van een waarheidstabel kunnen we op een efficiënte manier de SOP (Sum Of Product) uitdrukking bepalen voor het segment 'f' van een 7-segmentdisplay. In het theoretisch kader H4 hebben we onderzocht op welke manier de segmenten een 7-segmentdisplay zijn ingedeeld en hoe de display precies werkt. Het invullen van de waarheidstabel gaat als volgt:

1. Redenatie: wanneer gaat segment 'f' aan bij getal  $y$ ? Voorbeeld: segment 'f' gaat aan als  $y = 5$ , omdat getal '5' segment 'f' nodig heeft om zichzelf correct te representeren, dus  $x = 1$  wanneer 0101 wordt ingeladen;
2. Als we dit voor alle getallen doen (0 tot en met 9), dan komen we er achter dat segment 'f' aan gaat voor zes getallen. Dat zijn de volgende getallen: 9, 8, 6, 5, 4, 0;
3. De getallen 10 tot en met 15 nemen we niet mee, omdat voor die getallen twee 7-segmentdisplay's nodig zijn, deze worden ook wel "do-not-cares" genoemd;
4. Nu schrijven we de SOP uitdrukking op (alle uitdrukkingen wanneer  $X = 1$  in het waarheidstabel):  $A \bar{B} \bar{C} D + A \bar{B} \bar{C} \bar{D} + \bar{A} B C \bar{D} + \bar{A} B \bar{C} D + \bar{A} B \bar{C} \bar{D} + \bar{A} \bar{B} \bar{C} \bar{D}$


A	B	C	D	X
1	0	0	1	1
1	0	0	0	1
0	1	1	1	0
0	1	1	0	1
0	1	0	1	1
0	1	0	0	1
0	0	1	1	0
0	0	1	0	0
0	0	0	1	0
0	0	0	0	1

## 6.2 Bouw deze logische schakeling op het digiboard



Figuur 5: Foto van de gebouwde logische schakeling. Hierbij is er nog geen output aangesloten.

## 6.3 Sluit de uitgang van de logische schakeling aan op ingang f van de BIN/7SEG decoder op het digiboard (zorg ervoor dat ingang x laag wordt gemaakt)



Figuur 6: Foto van de gebouwde logische schakeling. Hierbij is er wel een output aangesloten, namelijk segment 'f'.

## 6.4 Controleer de werking van je logische schakeling

De werking van deze logische schakeling is als volgt:

- Wanneer de binaire getallen: 0, 4, 5, 6, 8, 9 worden ingevoerd, zal segment 'f' geactiveerd worden;
- Bij het invoeren van andere binaire getallen zal het segment 'f' niet geactiveerd worden.



## 6.5 Vereenvoudig de opgestelde SOP-uitdrukking met behulp van een Karnaugh diagram

Zie de Karnaugh diagram hieronder. Bij deze Karnaugh diagram zijn er ook  $x$ 'en te zien. Deze  $x$ 'en representeren de "do-not-cares" en worden gezien als '1'. De "do-not-cares" zijn de getallen 10 tot en met 15. Deze worden genegeerd, omdat op een 7-segmentdisplay alleen getallen van 0 tot en met 9 er maximaal op passen.

	$CD$	00	01	11	10
$AB$	00	1	0	0	0
	01	1	1	0	1
	11	$x$	$x$	$x$	$x$
	10	1	1	$x$	$x$

Uit deze Karnaugh diagram kunnen we de volgende vereenvoudigde SOP-expressie maken:  $A + B \overline{D} + B \overline{C} + \overline{C} \overline{D}$ .

## 6.6 Bouw deze schakeling op het digiboard



Figuur 8: Foto van de gebouwde schakeling.

Figuur 7: Getekende logische schakeling van de vereenvoudigde SOP-expressie.

## 6.7 Controleer wederom de werking

De werking is als volgt:


- Als  $A = 1$  (geldt voor getallen: 8 en 9), dan zal segment 'f' geactiveerd worden;
- Als  $B = 1$  en  $D = 0$  (geldt voor getallen: 4 en 6), dan zal segment 'f' geactiveerd worden;
- Als  $B = 1$  en  $C = 0$  (geldt voor getallen: 4 en 5), dan zal segment 'f' geactiveerd worden;
- Als  $C = 0$  en  $D = 0$  (geldt voor getallen: 0, 4 en 8), dan zal segment 'f' geactiveerd worden;
- De rest van de invoergetallen zullen het segment 'f' niet activeren.

## **7 Schuifregister**

In de tweede opdracht zijn de volgende deelvragen onderzocht en beantwoord over de schuifregister:


1. Ontwerp met behulp van D-flip-flops een 4-bit serieel in/parallel uit schuifregister;
2. Bouw de schakeling op het digiboard;
3. Sluit de uitgang van elke flip-flop aan op een LED;
4. Maak voor het simuleren van de klokpuls gebruik van de rode knop op het digiboard (gebruik de Q-uitgang);
5. Zorg ervoor dat het binaire getal 1011 wordt ingeladen in het schuifregister en vervolgens parallel kan worden aangeboden;
6. Geef een verklaring voor hetgeen wordt waargenomen;
7. Ontwerp een alternatief 4-bit serieel in/parallel uit schuifregister.

## 7.1 Ontwerp met behulp van D-flip-flops een 4-bit serieel in/parallel uit schuifregister




Figuur 9: Ontwerp logische schakeling van de 4-bit serieel in/parallel uit schuifregister.

## 7.2 Bouw de schakeling op het digiboard




Figuur 10: Gebouwde logische schakeling van de 4-bit serieel in/parallel uit schuifregister. Hierbij zijn de LED's en clock nog niet aangesloten.

### 7.3 Sluit de uitgang van elke flip-flop aan op een LED en gebruik de rode knop voor het simuleren van de klokpuls



Figuur 11: Gebouwde logische schakeling van de 4-bit serieel in/parallel schuifregister. Hierbij zijn de LED's en clock wel aangesloten.


### 7.4 Zorg ervoor dat het binaire getal 1011 wordt ingeladen in het schuifregister en vervolgens parallel kan worden aangeboden



Figuur 12: Poging van het inladen van het binaire getal 1011, maar helaas heeft dit niet helemaal gewerkt.

## 7.5 Geef een verklaring voor hetgeen wordt waargenomen

Wanneer input 'D' van de flip-flop actief HOOG staat ingesteld en de rode knop wordt ingedrukt, dan gaan alle LED's in één keer aan. Dit komt doordat de D-flip-flop's op het "digiboard 3910" **niet** flank gestuurd zijn. Flank gestuurde flip-flop's kunnen positief of negatief flank (positive/negative edge) gestuurd zijn. Afhankelijk van die flank zal de clock puls worden doorgevoerd, maar als een flip-flop géén flank gestuurde clock ingang heeft, dan zal de flip-flop onafhankelijk zijn van de clock puls flank. Uit observatie tijdens het practicum is gebleken dat niet-flank gestuurde D-flip-flop's altijd de ingangswaarde constant zal onthouden en zal doorvoeren naar de volgende D-flip-flop's, daarom gaan de LED's allemaal tegelijk aan of uit.




Figuur 13: Voorbeeld afbeelding van positief- en negatief flank gestuurde clock signalen. Bij positive edge zal het clock signaal aan het begin van de puls doorgevoerd worden en bij negative edge zal het clock signaal aan het einde van de puls doorgevoerd worden.




## 7.6 Ontwerp een alternatief 4-bit serieel in/parallel uit schuifregister

Een andere manier om een 4-bit serieel in/parallel uit schuifregister te maken is door het gebruik van de flank-gestuurde “J-K-flip-flop” op het digiboard. Deze J-K-flip-flop heeft drie ingangspunten:  $J$ ,  $Clock$ ,  $K$  en twee uitgangspunten:  $Q$  en  $\bar{Q}$ . Door vier van deze J-K-flip-flop's achter elkaar te plaatsen kunnen we een schuifregister maken. Deze J-K-flip-flop's zijn wel positief flank gestuurd en zullen de clock pulsen wel met een druk op de knop ervoor zorgen dat een bit een plekje naar rechts geschoven wordt. Hierbij moet de ‘J’ de ‘D’ nadoen van de D-flip-flop, de ‘K’ is ‘J’ alleen dan geïnverteerd.



Figuur 14: Ontwerp van de alternatieve 4-bit schuifregister door gebruik van vier J-K-flip-flop's.




Figuur 15: Gebouwde logische schakeling van de 4-bit schuifregister met J-K-flip-flop's. Hierbij is het binaire getal 1011 met succes ingeladen.

## 8 Frequentiedeler


In de derde opdracht zijn de volgende deelvragen onderzocht en beantwoord over de frequentiedeler:

1. Ontwerp en bouw een frequentiedeler met behulp van J-K-flip-flops;
2. Bepaal de uitgangsfrequentie van de eerste J-K-flip-flop met behulp van een oscilloscoop;
3. Bepaal de uitgangsfrequentie van de tweede J-K-flip-flop met behulp van een oscilloscoop;
4. Wat gebeurt er indien we nog J-K-flip-flop in serie plaatsen met voorgaande schakeling? Bouw deze schakeling en bepaal met behulp van de oscilloscoop de uitgangsfrequentie van deze laatste flip-flop.

## 8.1 Ontwerp en bouw een frequentiedeler met behulp van J-K-flip-flops




Figuur 16: Ontwerp van de frequentiedeler dat bestaat uit drie J-K-flip-flop's.




Figuur 17: Gebouwde frequentiedeler dat bestaat uit drie J-K-flip-flop's.

## 8.2 Bepaal de uitgangsfrequentie van de eerste J-K-flip-flop met behulp van een oscilloscoop




Figuur 18: Foto van oscilloscoop waarbij de probe aangesloten is aan de output van de eerste J-K-flip-flop ( $f = 500\text{Hz}$ ).

## 8.3 Bepaal de uitgangsfrequentie van de tweede J-K-flip-flop met behulp van een oscilloscoop



Figuur 19: Foto van oscilloscoop waarbij de probe aangesloten is aan de output van de tweede J-K-flip-flop ( $f = 250\text{Hz}$ ).

8.4 Wat gebeurt er indien we nog J-K-flip-flop in serie plaatsen met voorgaande schakeling? Bouw deze schakeling en bepaal met behulp van de oscilloscoop de uitgangsfrequentie van deze laatste flip-flop



Figuur 20: Foto van oscilloscoop waarbij de probe aangesloten is aan de output van de derde J-K-flip-flop ( $f = 125\text{Hz}$ ).

## 9 Conclusie

In dit verslag is er onderzoek gedaan naar de werking van de schuifregister, de frequentiedeler, combinatorische logica en daarbij vooral gericht op het gebruik van 7-segmentdisplay's en het toepassen van de Booleaanse theorie. Daarbij was ook een probleemstelling geïntroduceerd in H2 en de bijbehorende doelstellingen, zie hieronder:

1. Inzicht te verkrijgen in logische functies die ten grondslag liggen aan de digitale techniek;
2. Waarnemingen te verrichten aan de bijbehorende eenvoudige logische schakelingen;
3. De bijbehorende meetgegevens en waarheidstabellen op een juiste wijze te verkrijgen en te interpreteren;
4. De vergaarde gegevens te verwerken tot een verslag.

De probleemstelling was:

- *“Hoe kunnen we op een effectieve manier toegepaste logische schakelingen ontwerpen en bouwen?”*

### 9.1 Kort samengevat

Bij de eerste practicumopdracht *“Combinatorische logica”* werd geëxperimenteerd met een 7-segmentdisplay. Hierbij was de opdracht om een logische schakeling te ontwerpen en te bouwen dat ervoor zorgt dat segment ‘f’ van de 7-segmentdisplay aan gaat bij de volgende decimale getallen: 0, 4, 5, 6, 8, 9. Om dat te kunnen doen is er gebruik gemaakt van een waarheidstabel, een Karnaugh diagram en het door toepassen van de Booleaanse theorie. De bijbehorende logische schakelingen zijn allemaal gebouwd, getest en gecontroleerd op de werking ervan.

Vervolgens is er in de tweede practicumopdracht *“Schuifregister”* geëxperimenteerd met een schuifregister. Deze schuifregister is een zelf ontworpen en gebouwde logische schakeling met behulp van D-flip-flop's en later ook nog met J-K-flip-flop's. Tijdens het testen van de D-flip-flop schuifregister is ontdekt dat de clock puls ervoor zorgde dat alles in een keer aan of uit ging in plaats van per clock cyclus. Dit kwam doordat de D-flip-flop's op het digiboard niet flank-gestuurd zijn. Echter, de J-K-flip-flop's op het digiboard zijn wel flank-gestuurd en is daarmee alsnog gelukt om een schuifregister te laten functioneren.

Bij de laatste opdracht *“Frequentiedeler”* is er geëxperimenteerd met een frequentiedeler. Ook deze is een zelf ontworpen en gebouwde logische schakeling met behulp

van J-K-flip-flop's. Bij deze experiment is er met behulp van een oscilloscoop de uitgangsfrequentie gecontroleerd van de frequentiedeler. De gemeten waarden kwamen overeen met de berekende waarden!

De bovenstaande probleemstelling is dan ook op een succesvolle opgelost door:

1. Eerst een waarheidstabel te maken van de toegepaste logische schakeling. Hiermee waren alle Booleaanse (True of False) mogelijkheden op een overzichtelijke manier terug zien;
2. Als tweede stap is op basis van de waarheidstabel een eenvoudige SOP-expressie opgesteld;
3. Als derde stap is een Karnaugh diagram gemaakt. Daarmee konden er allerlei groepjes gevormd worden van binaire getallen om de minimalisatie mogelijk te maken;
4. Als extra stap kan de geminimaliseerde Booleaanse-expressie nog een stapje verder vereenvoudigd worden door middel van het toepassen van de Booleaanse wetten;
5. Tenslotte werd een logische schakeling ontworpen en is deze gebouwd op het digiboard. Op deze gestructureerde manier is er op een effectieve manier een toegepaste logische schakeling ontworpen en gebouwd!

Er kan geconcludeerd worden dat de vier doelstellingen van dit practicumverslag met succes gerealiseerd zijn!

## 10 Bronvermelding

### Referenties

- [1] HPS SystemTechnik GmbH, “3910 DIGI BOARD 2 Datasheet,” <https://hps-systemtechnik.com/wp-content/uploads/content/english/3910.pdf>, 2014, accessed on [29-4-2023].
- [2] Fluke, “Hoe werkt een oscilloscoop?” <https://www.fluke.com/nl-nl/informatie/blog/elektrisch/wat-is-een-oscilloscoop>, accessed: [28-5-2023].
- [3] “Logische basispoorten,” Website, accessed: [30-4-2023]. [Online]. Available: <https://electricalengineering123.com/logic-gates-xor-nand-nor-and-gate-truth-table/>
- [4] E. L. Post, “Introduction to a general theory of elementary propositions,” *American Journal of Mathematics*, vol. 43, no. 3, p. 163, Jul. 1921. [Online]. Available: <https://doi.org/10.2307/2370324>
- [5] iLogic, “3.2.5 truth tables for arguments,” [bit.ly/3Vr0aSf](http://bit.ly/3Vr0aSf), 2008, accessed: [2-5-2023].
- [6] “Booleaanse wetten,” Website, accessed: [7-5-2023]. [Online]. Available: <https://www.mi.mun.ca/users/cchaulk/misc/boolean.htm>
- [7] M. Karnaugh, “The map method for synthesis of combinational logic circuits,” *Transactions of the American Institute of Electrical Engineers, Part I: Communication and Electronics*, vol. 72, no. 5, pp. 593–599, 1953. [Online]. Available: <https://doi.org/10.1109/tce.1953.6371932>
- [8] A. devices, “Quick-start: Driving 7-segment displays with the max6954,” <https://www.analog.com/en/design-notes/quickstart-driving-7segment-displays-with-the-max6954.html>, accessed: [30-5-2023].
- [9] T. H. Flowers, “The design of colossus (foreword by howard campagne),” *IEEE Annals of the History of Computing*, vol. 5, no. 3, pp. 239–252, Jul. 1983. [Online]. Available: <https://doi.org/10.1109/mahc.1983.10079>
- [10] “Hps systemtechnik,” Website, accessed: [29-4-2023]. [Online]. Available: <https://hps-systemtechnik.com>
- [11] HPS SystemTechnik GmbH, “DIGI BOARD 2 (Type 3530) Datasheet,” <https://hps-systemtechnik.com/wp-content/uploads/content/english/3530.pdf>, 2014, accessed on [29-4-2023].



- [12] I. M. Copi, C. Cohen, and K. McMahon, *Introduction to Logic*. Routledge, Sep. 2016. [Online]. Available: <https://doi.org/10.4324/9781315510897>
- [13] “74xx series families,” Website, accessed: [30-4-2023]. [Online]. Available: <https://electronicsclub.info/74series.htm>